连载-iMX8MQ设计底板硬件指南-第一章


文以飞凌嵌入式OKMX8MQ-C开发板为基础讲解,其它iMX8MQ品牌产品请参考使用,本文旨在为依托飞凌FETMX8MQ-C核心板自行设计底板的用户提供设计指导,提示在iMX8MQ产品设计过程中的注意事项,辅助理解设计要点,帮助规避可能遇到的问题。 本期主要介绍1-8节,详情请参照iMX8MQ设计指南。


iMX8MQ 设计指南:

1、核心板电源

2、底板电源

3、BOOT启动部分电路

4、SYS_nRST和ONOFF按键

5、调试串口

6、TF卡电路

7、OTG电路

8、USB_HUB电路

9、千兆网电路

10、HDMI部分电路

11、PCIE部分电路

12、4G部分电路

13、MIPI_DSI/CS

14、SPI转CAN部分电路

15、没有用到的引脚处理方式


注:本文介绍核心板为FETMX8MQ-C核心板;底板为 OKMX8MQ开发板(采用底板+核心板 分离结构)中的底板。


正文开始:

1、核心板电源

引脚标号

信号名称

输入/输出

信号描述

备注

P10_1

VSYS

输入

核心板供电电源(典型12V)

底板0Ω电阻R106是为了方便核心板功耗测量,

用户自己设计底板可去掉此电阻;

在靠近核心板VSYS输入引脚处,建议加滤波电容,

为核心板提供更为稳定的电源输入,

参考值22uF、10uF、1uF、100nF,需要注意电容耐压值。

P10_3

VSYS

输入

核心板供电电源(典型12V)

P10_5

VSYS

输入

核心板供电电源(典型12V)

P10_7

VSYS

输入

核心板供电电源(典型12V)

P10_9

VDD_3V3

输出

核心板输出3.3V

用作底板VDD_5V电源使能以及BOOT部分电路上拉

P10_11

VDD_PHY_1V8

输出

核心板输出1.8V

用作HDMI部分电路MOS管开启

2、底板电源

U7(MP2307DN)将VSYS降压至VDD_5V,为底板提供5V电源,U7受控于VDD_3V3。U6(AMS1117-3.3V)将VDD_5V降压至VCC_3V3,为iMX8MQ底板提供3.3V电源。

 

 

U7是一个降压型DC-DC,VSYS滤波电容靠近输入端放置,电感L2及电容C78、C79、C80靠近U7摆放,以减小高频回路。PCB Layout参考MP2307手册,以下内容为手册描述:

1) Keep the path of switching current short and minimize the loop area formed by Input cap., high-side MOSFET and low-side MOSFET.

2) Bypass ceramic capacitors are suggested to be put close to the Vin Pin.

3) Ensure all feedback connections are short and direct. Place the feedback resistors and compensation components as close to the chip as possible.

4) ROUT SW away from sensitive analog areas such as FB.

5) Connect IN, SW, and especially GND respectively to a large copper area to cool the chip to improve thermal performance and long-term reliability.

 

 

其中电感、阻容等器件选型参考芯片datasheet。

U8、U9分别输出PCIE1_3V3、PCIE2_3V3,为SSD和WIFI模块供电。

 

 

3、BOOT启动部分电路

引脚标号

信号名称

输入/输出

信号描述

备注

P10_19

BOOT_MODE0

上电复位时输入

BOOT模式配置0

底板为了减少拨码开关,

将BOOT_MODE0和BOOT_MODE1

通过逻辑电路进行了控制。

用户在设计底板时如果空间有限

可增加一位拨码,

省去该逻辑电路。

P10_21

BOOT_MODE1

上电复位时输入

BOOT模式配置1

P10_48

BT_CFG10

上电复位时输入

BOOT配置10

P10_52

BT_CFG12

上电复位时输入

BOOT配置12

P10_54

BT_CFG13

上电复位时输入

BOOT配置13

启动配置引脚高低电平与启动介质对应关系如下:

启动配置引脚

启动介质

BOOT_MODE0

BOOT_MODE1

BT_CFG10

BT_CFG12

BT_CFG13

1

0

X

X

X

OTG烧写

0

1

0

0

1

eMMC启动

0

1

1

1

0

SD卡启动

注:图中H表示高电平,L表示低电平,X表示无所谓高低电平。

 

拨码开关1为OFF时,BOOT为低电平,此时Q13、Q14、Q15截止,BOOT_MODE0在iMX8MQ核心板上做了下拉处理,BOOT_MODE1在核心板上做了上拉处理,此时为eMMC启动;拨码开关1为ON时,BOOT为高电平,此时Q13、Q14、Q15导通,BOOT_MODE0被拉高,BOOT_MODE1被拉低,此时为OTG烧写。

以下引脚为BOOT启动相关引脚,在iMX8MQ核心板上做了上下拉处理,如果复用为GPIO且需要外部上下拉,则必须与iMX8MQ核心板上下拉保持一致,否则会影响系统启动:

引脚标号

信号名称

输入/输出

信号描述

备注

P10_44

SAI1_TXD0

上电复位时输入

BT_CFG8

核心板1K下拉

P10_46

SAI1_TXD1

上电复位时输入

BT_CFG9

核心板1K下拉

P10_48

SAI1_TXD2

上电复位时输入

BT_CFG10

核心板4.7K下拉

P10_50

SAI1_TXD3

上电复位时输入

BT_CFG11

核心板1K下拉

P10_52

SAI1_TXD4

上电复位时输入

BT_CFG12

核心板4.7K下拉

P10_54

SAI1_TXD5

上电复位时输入

BT_CFG13

核心板10K上拉

P10_56

SAI1_TXD6

上电复位时输入

BT_CFG14

核心板4.7K下拉

P10_58

SAI1_TXD7

上电复位时输入

BT_CFG15

核心板1K下拉

P10_68

SAI1_RXD0

上电复位时输入

BT_CFG0

核心板1K下拉

P10_70

SAI1_RXD1

上电复位时输入

BT_CFG1

核心板10K上拉

P10_72

SAI1_RXD2

上电复位时输入

BT_CFG2

核心板1K下拉

P10_74

SAI1_RXD3

上电复位时输入

BT_CFG3

核心板1K下拉

P10_76

SAI1_RXD4

上电复位时输入

BT_CFG4

核心板1K下拉

P10_78

SAI1_RXD5

上电复位时输入

BT_CFG5

核心板1K下拉

P12_4

SAI1_RXD6

上电复位时输入

BT_CFG6

核心板1K下拉

P12_6

SAI1_RXD7

上电复位时输入

BT_CFG7

核心板1K下拉

P10_19

BOOT_MODE0

上电复位时输入

BOOT_MODE0

核心板100K下拉

P10_21

BOOT_MODE1

上电复位时输入

BOOT_MODE1

核心板10K上拉

4、SYS_nRST和ONOFF按键

 

K5为ONOFF功能按键,在OFF模式下短暂连接到GND会使内部电源管理状态机将状态更改为ON。 在开模式下,与GND的短暂连接会产生一个中断(旨在启动软件控制的掉电)。 到GND的连接大约5秒钟或更长时间会导致强制OFF。K6为复位按键,按下系统断电复位。

5、调试串口

 

iMX8MQ 包含一个A53 和一个M4 ,UART1为ARM核调试串口,UART2为M4核调试串口,建议用户预留出来,方便调试。

6、TF卡电路

 

 

TF卡支持热插拔,建议在信号线上加ESD防护器件,靠近TF卡座摆放。如上图所示,SD2_nRST控制VSD_3V3上电,在使用高速TF卡时该部分电路是很有必要的,可以确保在CPU复位时,TF卡同时掉电,在CPU启动后,按照正常的时序识别到TF卡。

信号线在核心板上预留了上拉电阻,底板上不要做上拉处理,否则影响TF卡识别。

7、OTG电路

 

Q18和Q17配合使用,用来保证在iMX8MQ开发板断电时插入OTG线,USB1_VBUS不会有电源串入,从而不会导致iMX8MQ开发板误启动。

8、USB_HUB电路

 

iMX8MQ开发板通过CYUSB3304芯片扩展出多路USB接口,用来扩展更多的功能。

用户在设计底板时需要注意以下事项:

1、 R175、R176需使用1%精密电阻,靠近芯片摆放;

2、 外部晶振需要满足以下参数:

·26MHz±150ppm

·并联谐振,基本模式

·最小驱动电平为200uW

请勿在晶振的XTL_OUT和XTL_IN引脚上连接任何串联电阻。如果连接了串联电阻,则晶振ESR的电阻会增加,因此会加大晶振的功耗和启动时间。

3、 晶振负载电容计算方法:

        

Cs是PCB上XTAL_OUT和XTAL_IN走线间的杂散电容。Cs的大小通常是2pF到5pF。例如:开发板所选晶振的负载电容为9pF,Cs选择3pF,带入公式,可以求得C1=C2=12pF。

4、 HUB芯片外部电源为3.3V和1.2V,这两个电源没有上电顺序要求,RESET引脚需要保持低电平,直到这两个电源都处于稳定状态为止。

RESET引脚可通过RC电路进行复位(最小5ms时间常量)。

5、去耦电容放在靠近电源引脚的位置,这样可以滤掉高频噪声,建议放置到芯片的底部,这样可以降低平面电容;

滤波电容(作为给电源引脚提供本地电源使用)放置的位置要尽可能接近去耦电容。滤波电容和去耦电容之间的走线长度尽可能短;

使电源走线宽度与电源焊盘大小相同。为了将电源引脚连接至电源层,请保持过孔放在接近电源焊盘位置。这样有助于最大限度地减少线路中的杂散电感和IR。如下图所示:

 

6、该芯片有四个电源域:VDDIO、AVDD12、DVDD12和AVDD33。在电源层上为这些电源域划分使用区域。如果该层不能为划分区域提供足够的空间,则请为VDDIO和ACDD33使用电源走线。在电源走线中,建议使用以下指南:

·使电源走线远离高速的数据线和时钟线;

·电源走线宽度应为≥25mil,这样可以降低电感;

·使电源走线尽可能短,在电源走线上使用较大的过孔(焊盘的最小宽度为30mil,孔的最小宽度为15mil)

7、差分数据线阻抗控制为90Ω±10%

8、差分对中走线宽度和位置不变,以避免发生阻抗的不匹配情况,如下图所示:

 

9、应将所有SS信号线布线到相邻的接地层上,这样可以提供良好的回流路径。SS信号参考跨分割会引入阻抗不匹配,并增大环路电感以及电气辐射。下图为正确的参考层:

 

10、在设计PCB布局过程中,优先布线USB信号线,请确保满足以下条件:

·保证差分SS对的走线长度相差必须小于0.12mm(5mil)

·高速(D+和D-)信号的走线长度相差必须小于1.25mm(50mil)

·如果需要做等长,应调整接近USB插座的高速信号走线的长度

如下图所示:

 

11、应确保地铜箔和差分对之间最小2W的距离,W为走线宽度。

12、如果信号线需要换层,接地过孔必须位于信号过孔的旁边,入下图所示。信号过孔和接地过孔之间的距离不能低于40mil。

 

13、可以交换SS差分对的极性。在联接过程中,USB 3.0 PHY会自动进行极性检测,如USB 3.0规范中6.4.2一节定义的内容。通过使用极性反转机制可以确保USB走线不会彼此交叉。

14、USB走线请勿使用90度折线,如果有必要请选择45度的折线或曲线,如下图:

 

 

15、SS走线需要在TX线上(US端口和DS端口上)有额外的交流耦合电容(0.1uF)。对于DS端口,这些电容要对称放置,并要尽可能接近连接器。要将US端口放置的位置尽可能靠近器件。





未完待续:接下篇 https://www.forlinx.com/article-new-c22/610.html